Add hwsw, changed $ to \( LaTeX notationHEADmaster

1 files changed, 55 insertions, 55 deletions

diff --git a/techwsw/tex/convertitori.tex b/techwsw/tex/convertitori.tex
index 7f89574..2943b3f 100644
--- a/techwsw/tex/convertitori.tex
+++ b/techwsw/tex/convertitori.tex
@@ -1,4 +1,6 @@
-\section{Convertitori {\tt AD - DA}}
+%!TEX root = essence_of_hwsw.tex
+
+\section{Convertitori AD \(\longleftrightarrow{}\) DA}
 
 \subsection{Quantizzazione dei dati}
 Il processo di digitalizzazione dei segnali analogici introduce il concetto di
@@ -10,10 +12,11 @@ raggruppati in un certo numero di fasce delimitate da livelli fissi detti
 \emph{livelli di quantizzazione}; a ciascuna fascia di valori analogici
 corrisponder\`a un valore digitale. La distanza fra due livelli di
 quantizzazione continui costituisce il \emph{passo di quantizzazione}
-$Q$\footnote{Definito spesso anche come $LSB$}, a cui corrisponde il valore del
-bit meno significativo. $$ Q = \frac{V_{ref}}{2^n} \qquad FS = Q\cdot 2^n =
-V_{ref}$$ Un dato digitale ad $n$ bit pu\`o esprimere $2^n$ valori; il valore
-digitale $2^n$ viene pertanto associato al valore di fondo scala $FS$ o $FSR$
+\(Q\)\footnote{Indicato spesso anche come \(LSB\)}, a cui corrisponde il valore del
+bit meno significativo. 
+\[ Q = \frac{V_{ref}}{2^n} \qquad FS = Q\cdot 2^n = V_{ref} \]
+Un dato digitale ad \(n\) bit pu\`o esprimere \(2^n\) valori; il valore
+digitale \(2^n\) viene pertanto associato al valore di fondo scala \(FS\) o \(FSR\)
 (Full scale range) della grandezza analogica.
 
 % diagramma segnale analogico lineare -> digitalizzato
@@ -23,8 +26,8 @@ digitale $2^n$ viene pertanto associato al valore di fondo scala $FS$ o $FSR$
     \begin{tikzpicture}%
     \begin{axis}[
         width=.5\linewidth,
-        xlabel = { Time $t$},
-        ylabel = { Input (analog) ~ $v_a(t)$},
+        xlabel = { Time \(t\)},
+        ylabel = { Original ~ \(v_a(t)\)},
         xmajorgrids = false,
         ymajorgrids = true,
         grid style = dashed,
@@ -53,8 +56,8 @@ digitale $2^n$ viene pertanto associato al valore di fondo scala $FS$ o $FSR$
     \begin{axis}[
         % axis lines = left,
         width=.5\linewidth,
-        xlabel = { Time $t$},
-        ylabel = { Output (digitalized)~ $v'_a(t)$},
+        xlabel = { Time \(t\)},
+        ylabel = { Reconstructed ~ \(v'_a(t)\)},
         xmajorgrids = false,
         ymajorgrids = true,
         grid style = dashed,
@@ -82,17 +85,17 @@ digitale $2^n$ viene pertanto associato al valore di fondo scala $FS$ o $FSR$
 \paragraph{Risoluzione.} In un ADC i valori digitali in uscita non riproducono
 dunque fedelmente il segnale di ingresso ma ne danno una rappresentazione
 approssimata tanto pi\`u precisa quanto minore \`e il passo di quantizzazione
-$Q$. Il numero di bit $n$ in uscita di un convertitore AD, cos\`i come il
+\(Q\). Il numero di bit \(n\) in uscita di un convertitore AD, cos\`i come il
 numero dei bit di ingresso di un convertitore DA viene generalmente chiamato
 \emph{risoluzione}\footnote{Ogni tanto indicato anche come il valore del passo
-di quantizzazione, dunque $R = 2^{-n}$}. 
-$$ R = \log_2{\frac{V_{ref}}{Q}} = n$$
+di quantizzazione, dunque \(R = 2^{-n}\)}. 
+\[ R = \log_2{\frac{V_{ref}}{Q}} = n \]
 
 \paragraph{Errore di quantizzazione.} Avendo quantizzato il segnale analogico,
 ogni valore non campionato sar\`a sostituito dall'ultimo valore misurato
 (effetto `scaletta'). Perci\`o nel punto il cui l'errore del segnale digitale
 sar\`a massimo rispetto a quello analogico, l'errore sar\`a di esattamente:
-$$\varepsilon = \frac{1}{2}Q \qquad \varepsilon_\% = \frac{1}{2^{n+1}}$$
+\[ \varepsilon = \frac{1}{2}Q \qquad \varepsilon_\% = \frac{1}{2^{n+1}} \]
 
 \subsection{Campionamento}
 Un altro concetto implicito nella conversione AD \`e quello di
@@ -109,14 +112,14 @@ possibilit\`a di ricostruire fedelmente il segnale analogico originario.
 \emph{Shannon}, stabilisce che la frequenza di campionamento deve essere
 maggiore o uguale al doppio di quella componente di frequenza pi\`u elevata del
 segnale in esame. In altre parole, intuibilmente la frequenza di campionamento
-$f_c$ per un segnale $v_a(t)$ deve essere \emph{sempre} essere magiore del
-\emph{doppio} della frequenza maggiore dell'armonica del segnale $f_M$.
+\(f_c\) per un segnale \(v_a(t)\) deve essere \emph{sempre} essere magiore del
+\emph{doppio} della frequenza maggiore dell'armonica del segnale \(f_M\).
 
-$$ f_c \geq 2f_M $$
+\[ f_c \geq 2f_M \]
 
-Per ricostruire fedelmente il segnale $v_a(t)$ occorrer\`a trattare il segnale
-campionato $v'_a(t)$ con un filtro passa-basso la cui risposta sia piatta fino
-alla frequenza $f_M$ ed attenuante alla frequenza di campionamento $f_c$.
+Per ricostruire fedelmente il segnale \(v_a(t)\) occorrer\`a trattare il segnale
+campionato \(v'_a(t)\) con un filtro passa-basso la cui risposta sia piatta fino
+alla frequenza \(f_M\) ed attenuante alla frequenza di campionamento \(f_c\).
 
 \begin{figure}[H]
 \centering
@@ -125,11 +128,12 @@ alla frequenza $f_M$ ed attenuante alla frequenza di campionamento $f_c$.
 \def\ymax{5}
 \def\ymin{-30}
 \def\fw {200}
+
 \begin{axis}[
     width = \linewidth,
     height = 4cm,
     ylabel = {Attenuazione},
-    xlabel = {Frequenza $f$},
+    xlabel = {Frequenza \(f\)},
     xticklabels = \empty,
     yticklabels = \empty,
     ymin = \ymin, ymax = \ymax,
@@ -160,24 +164,24 @@ alla frequenza $f_M$ ed attenuante alla frequenza di campionamento $f_c$.
 \end{tikzpicture}
 \end{figure}
 
-Bench\`e la frequenza di campionamento minima sia $f_c = 2f_M$, in pratica si
+Bench\`e la frequenza di campionamento minima sia \(f_c = 2f_M\), in pratica si
 preferisce campionare ad una frequenza maggiore per migliorare le prestazioni
 del filtro, siccome i filtri reali attenuano maggiormente le frequenze pi\`u
 distanti dalla frequenza di taglio.
 
 
 \subsection{Sampling and Hold (Circuiti SH)}
-Dal momento che i convertitori A/D impiegano un tempo $t_{conv}$ finito
+Dal momento che i convertitori A/D impiegano un tempo \(t_{conv}\) finito
 (generalmente da 20 ms a 1 ns) per digitalizzare un segnale analogico in
 ingresso eventuali variazioni del segnale durante il processo di conversione
 possono determinare errori significativi. Se la variazione del segnale
-analogico $v_a$ durante il tempo di conversione $t_{conv}$ \`e superiore al
-valore di $Q$, il dato digitale di uscita non mantiene la risoluzione
+analogico \(v_a\) durante il tempo di conversione \(t_{conv}\) \`e superiore al
+valore di \(Q\), il dato digitale di uscita non mantiene la risoluzione
 specificata. Occorre quindi che sia rispettata la relazione
 
 \[
-    max\Big (\dfrac{{\rm d}v}{{\rm d}t}\Big ) \approx 
-        max\Big (\frac{\Delta v_a}{\Delta t}\Big )
+    \max\Big (\dfrac{{\rm d}v}{{\rm d}t}\Big ) \approx 
+        \max\Big (\frac{\Delta v_a}{\Delta t}\Big )
     \quad \leq  \quad \frac{Q}{t_{conv}}
 \]
 
@@ -190,15 +194,14 @@ processo di conversione il valore acquisito.
 \begin{figure}[H]
     \centering
     \placeholderfig{fig:circ:hs}
-    \caption{Circuito di sampling e hold}
-    \label{fig:circ:hs}
+    \caption{Circuito di sampling e hold\label{fig:circ:hs}}
 \end{figure}
 
-Durante il campionamento il segnale di controllo $V_c$ chiude l'interruttore
-analogico consentendo al condensatore $C$ di caricarsi al valore di $v_a$; il
+Durante il campionamento il segnale di controllo \(V_c\) chiude l'interruttore
+analogico consentendo al condensatore \(C\) di caricarsi al valore di \(v_a\); il
 tempo di carica del condensatore \`e assai ridotta siccome le uniche resistenze
-in gioco sono la resistenza in uscita dell'opamp $U_1$ e la $r_{on}$
-dell'interruttore. Idealmente da quando $V_c$ apre l'interruttore il
+in gioco sono la resistenza in uscita dell'opamp \(U_1\) e la \(r_{on}\)
+dell'interruttore. Idealmente da quando \(V_c\) apre l'interruttore il
 condensatore rimane carico per un tempo infinito, permettendo al circuito di
 misura di convertire il campione. In realt\`a sono presenti delle lievi perdite
 dalle correnti di polarizzazione, dall'interruttore e dal condensatore stesso.
@@ -212,26 +215,25 @@ elaborazione o di trasmissione, si deve ricorre a tecniche di
 \`e ottenibile semplicemente aggiungendo all'ingresso un \emph{multiplexer}, un circuito con pi\`u entrate ed una sola uscita, con delle linee di
 controllo che permettono di selezionare quale linea viene collegata all'uscita.
 
-\subsection{Convertitori digitale $\rightarrow$ analogico ({\tt DA})}
+\subsection{Convertitori digitale \(\rightarrow\) analogico ({\tt DA})}
 \subsubsection{Convertitore a resistori pesati}
-Nella figura \ref{fig:dac:wr} \`e illustrato il circuito DAC con il principio
+Nella figura~\ref{fig:dac:wr} \`e illustrato il circuito DAC con il principio
 di funzionamento pi\`u semplice. L'ingresso \`e costituito da un segnale
-binario di $n$ bit; ciascun bit controlla uno dei commutatori $S_0, S_1,  \dots
-S_{n-1}$ in modo tale che ciascun resistore viene collegato alla tensione di
-riferimento $V_{ref}$ o a massa a seconda del valore 1 o 0 del bit.
+binario di \(n\) bit; ciascun bit controlla uno dei commutatori \(S_0, S_1,  \dots
+S_{n-1}\) in modo tale che ciascun resistore viene collegato alla tensione di
+riferimento \(V_{ref}\) o a massa a seconda del valore 1 o 0 del bit.
 
 \begin{figure}[H]
     \centering
     \placeholderfig{fig:dac:wr}
-    \caption{Convertitore a resistori pesati}
-    \label{fig:dac:wr}
+    \caption{Convertitore a resistori pesati\label{fig:dac:wr}}
 \end{figure}
 
-La corrente $I_f$ che si ottiene collegando e scollegando gli interruttori \`e
+La corrente \(I_f\) che si ottiene collegando e scollegando gli interruttori \`e
 definita dalla somma delle correnti di ogni ramo.
 \[
     I_f = \frac{2^0 V_{ref}}{R}S_0 + \frac{2^1 V_{ref}}{R}S_1 
-    + \frac{2^2 V_{ref}}{R}S_2 + \dots + \frac{2^{n-1} V_{ref}}{R}S_{n-1}
+    + \frac{2^2 V_{ref}}{R}S_2 + \cdots + \frac{2^{n-1} V_{ref}}{R}S_{n-1}
 \]
 La tensione in uscita \`e generata dall'amplificatore \`e descrivibile quindi
 come:
@@ -251,21 +253,20 @@ esso richiede resistori di valore estremamente disomogeneo.
 \subsubsection{Convertitore a scala R-2R}
 
 Un miglioramento rispetto al convertitore a resistori pesati \`e illustrato
-nella figura \ref{fig:dac:r2r}; il convertitore a scala R-2R utilizza solo
+nella figura~\ref{fig:dac:r2r}; il convertitore a scala R-2R utilizza solo
 resistori di due valori R e 2R. Si osservi che la resistenza vista da ciascuno
-degli ingressi $S$ vale sempre 3R, indipendentemente dalla configurazione dei
+degli ingressi \(S\) vale sempre 3R, indipendentemente dalla configurazione dei
 bit di ingresso.
 \begin{figure}[H]
     \centering
     \placeholderfig{fig:dac:r2r}
-    \caption{Convertitore a scala R-2R}
-    \label{fig:dac:r2r}
+    \caption{Convertitore a scala R-2R\label{fig:dac:r2r}}
 \end{figure}
 La tensione in uscita per un convertitore a scala R-2R \`e descritta in forma
 generale dalla seguente relazione.
 \[
     V_o = -\frac{V_{ref}}{2^n}\cdot\frac{R_f}{3R}\cdot
-    (2^{n-1} S_{n-1} + \dots + 2^2S_2 + 2^1S_1 + 2^0S_0)
+    (2^{n-1} S_{n-1} + \cdots + 2^2S_2 + 2^1S_1 + 2^0S_0)
 \]
 In notazione ridotta:
 \[ 
@@ -287,14 +288,13 @@ l'operazionale quando il commutatore \`e attivo.
 \begin{figure}[H]
     \centering
     \placeholderfig{fig:dac:r2rinv}
-    \caption{Convertitore a scala R-2R invertita}
-    \label{fig:dac:r2rinv}
+    \caption{Convertitore a scala R-2R invertita\label{fig:dac:r2rinv}}
 \end{figure}
 La tensione in uscita per un convertitore a scala R-2R invertita \`e descritta
 in forma generale dalla seguente relazione.
 \[
     V_o = -\frac{V_{ref}}{2^n}\cdot\frac{R_f}{R}\cdot
-    (2^{n-1} S_{n-1} + \dots + 2^2S_2 + 2^1S_1 + 2^0S_0)
+    (2^{n-1} S_{n-1} + \cdots + 2^2S_2 + 2^1S_1 + 2^0S_0)
 \]
 
 \subsubsection{Caratteristiche e parametri dei convertitori DA}
@@ -303,7 +303,7 @@ I convertitori D/A in commercio accettano in ingresso dati digitali in formato
 parallelo o anche seriale espressi in codici diversi, binario, binario con
 offset, in complemento a due, BCD, con un numero di biti compreso generalmente
 tra 8 e 16. I livelli elettrici dei dati di ingresso variano conla tecnologia
-con cui sono realizzato i convertitori e possono essere TTL, CMOD, ECL.
+con cui sono realizzato i convertitori e possono essere TTL, CMOD, ECL\@.
 
 % I valori della tensione di alimentazione e della tensione di riferimento
 % (interna o esterna) dipendono dalla tecnologia con cui sono realizzati i
@@ -349,20 +349,20 @@ dato digitale di ingresso devono produrre ingrementi uguali del segnale di
 uscita; pertanto la curva di trasferimento ingresso-uscita \`e una retta.
 \emph{L'errore di linearit\`a} esprime la massima deviazione della curva di
 trasferimento reale da quella ideale. Generalmente l'errore di linearit\`a \`e
-espresso in frazioni del passo di quantizzazione $Q$ (es $\dfrac{1}{4}Q$). Si
-noti che un errore di linearit\`a pari a $\pm\dfrac{1}{2}Q$ \`e il massimo
+espresso in frazioni del passo di quantizzazione \(Q\) (es \(\dfrac{1}{4}Q\)). Si
+noti che un errore di linearit\`a pari a \(\pm\dfrac{1}{2}Q\) \`e il massimo
 consentito affinch\`e all'aumento del dato digitale di ingresso corrisponda un
 aumento del segnale di uscita.
 
 \paragraph{Tempo di assestamento} (\emph{Settling time}). \`E definito come il
 tempo necessario affinch\`e il segnale analogico di uscita dopo una data
 commutazione degli ingressi, si assesti e si mantenga in un determinato intorno
-(generalmente )
+(generalmente)
 
-\subsection{Convertitori analogico $\rightarrow$ digitale ({\tt AD})}
+\subsection{Convertitori analogico \(\rightarrow \) digitale ({\tt AD})}
 \subsubsection{Convertitore a comparatori in parallelo}
 \subsubsection{Convertitore ad approssimazioni successive}
 \subsubsection{Convertitore a rampa digitale}
 \subsubsection{Convertitore a doppia rampa}
-\subsubsection{Convertitore $\Sigma\Delta$ (Sigma-Delta)}
+\subsubsection{Convertitore \(\Sigma\Delta \) (Sigma-Delta)}
 \subsubsection{Caratteristiche e parametri dei convertitori AD}
\ No newline at end of file